4,257.


52 E 111

(54) SEMICONDUCTOR DEVICE

(11) 57-31166 (A) (43) 19.2,1982 (19) JP (21) Appl. No. 55-105911 (22) 31.7.1980 (71) FUJITSU K.K. (72) JIYUNJI SAKURAI (51) Int. Cl². H01L23/48,H01L21/58

PURPOSE: To provide a compact and high capacity semiconductor device, by a method wherein IC chips laminated into multilayer are housed in a package which has inner pads placed in a shape of steps and the inner pads are connected to the corresponding outer conducting pads of the chips.

CONSTITUTION: IC chips la~ld are piled and fixed with adhesive material 3 such as insulating resin, conductive resin or soldering material on the stage 5 of a package 4. The required connecting pads 2a, 2b, 2c of the chips and inner pads 6a, 6b, 6c of the multilayer constructed package 4 are connected with wires 7. The surface of each chips is protected by an insulating film 9. The required connecting pad 2d of the chip 1d at the top stage and the required pad 2c of the chip 1c of the lower stage are connected with a wire 7'. The inner pads 6a~6c of the package and corresponding pads 2a~2c of the multilayer IC chips 1a~1d are to be placed on almost a same level. Thus the yield of the multilayer IC production is improved and the compact and high capacity devices are provided.



Translation)

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho.57(1982)-31166

(43) Release Date: Feb. 19, 1982

(51) Int.Cl3 H 01 L 23/48

Identification No.

Agency Control No.

6819-5F

21/58

6679-5F

Number of inventions: 1 Examination request: Not yet requested (Total: 4 pages)

(54) Semiconductor Device

(21) Patent Application: Sho.55(1980)-105911

(22) Application Date:

July 31, 1980

(72) Inventor:

Junji Sakurai

c/o Fujitsu Corp.

1015 Kami-Odanaka, Nakahara-ku

Kawasaki-shi [Japan]

(71) Applicant:

Fujitsu Corp.

1015 Kami-Odanaka, Nakahara-ku

Kawasaki-shi [Japan]

-- (74) Agent:

Koshiro Matsuoka, Patent Attorney

Specifications

Name of Invention: Semiconductor device

Scope of Patent Application

 In a semiconductor device wherein semiconductor-element stacked layers integrate the elements in the multiple layers and a multi-layered semiconductor integrated circuit (IC) chip having conductive pads installed for connecting each layer to the outside is contained within a package, a semiconductor device characterized by the internal pads inside the said package being installed in multiple layers in a stepped form, and by both the above-noted conductive

pads and the internal pads of each corresponding layer being connected through external conductors.

- (2) The semiconductor device described in Application Item 1, which is characterized by the above-noted external conductor being a bonded wire.
- (3) The semiconductor device described in Application Item 1, which is characterized by the shape of the above-noted conductive pads and the shape of the above-noted internal pads being formed to match each other, and by the above-noted multi-layered semiconductor IC chip being connected via electrode pads in a face-down mode and being the above-noted external conductor.

3. Detailed Explanation of Invention

This invention pertains to the structure of a semiconductor device in which are installed multi-layered semiconductor IC chips. In electronic equipment such as electronic calculators or communication equipment, increasing the packaging density of the semiconductor device is extremely important to working out the structure's miniaturization and bulked-up storage. For the sake of this goal in such semiconductor ICs as large-scale integrated circuits (LSI), structures for increasing element integration in each package include (1) structures aligning multiple LSI chips in a single semiconductor package, (2) structures forming semiconductor elements on chips' [word illegible], (3) structures stacking semiconductor packages mounting LSI chips and (4) structures forming a semiconductor layer on a dielectric layer on an LSI, making the said semiconductor layer monocrystalline by laser-annealing and forming an LSI on the said monocrystalline semiconductor layer. (See Nikkei Electronics 2:18 Although in the structure of $(1) \sim (3)$ one cannot expect broad improvement in mounting density for [word illegible] and equipment, and integration and packaging density are broadly increased in the structure of (4), the circuit terminals of each layer are not exposed. So, there has been the problem that individually inspecting the processing function of LSIs formed on each layer and the circuit function of the circuits has been arduous.

In view of this problem, this invention is to provide a semiconductor device which stacks integrated circuit(IC) chips, restrains to the utmost the enlargement of packaging dimensions so as to broadly increase the IC's packing density per package, and encloses within packages multilayered semiconductor IC chips with a structure making it

V123,

ノキローロノゴケ

possible to measure each process function and circuit function for each IC chip.

I.e., in a semiconductor device having element-integrating layers stacked into several layers in which semiconductor elements are integrated and having multi-layered semiconductor IC chips with conductive pads installed to connect each layer with the outside are contained in a package -this invention is characterized by the internal pads in the said packages being installed in multiple layers in stepped form, and by the internal pads being connected to the above-noted conductive pads of matching layers through external conductors.

In the following, I will explain this invention in detail, using Figures 1 and 2 which show two application examples of the chip stacked-layer structure in top surface diagram (a) and cross-sectional diagram at the A-A' arrows (b), and Figures 3 and 4 which show cross-sectional typical diagrams of two application examples of chip-mounting structure in the package.

These semiconductor IC chips used in the multi-layered semiconductor IC of this application example as each element's integrating layer follow the fabrication processes ordinarily applied, such as for MIS type ICs. They complete the forming of a gate oxide film, gate electrode, source and drain region, wiring, etc. Leaving only the bonding pad exposed as the conductive pad for the wiring, the upper surface is covered with a surface-protecting dielectric film of [two words illegible] glass (PSG). In some cases bump electrodes are formed on the above-noted bonding pads.

Then, for example, in the stacked-layer structure of a multi-layered semiconductor IC such as shown in Figures 1(a) and (b), the desired number of bonding pads 2a, 2b, 2c or 2d are formed in the electrode [unclear word] areas along semiconductor IC chip la of the first layer, chip 1b of the second layer, chip 1c of the third layer and chip 1d of the fourth layer, with the size of each layer's chip being gradually made smaller than the one below it so that each layer's chip will have a perimeter (outer edge) extending beyond the edge of the chip above it. (9 in the figures represents the surface-protecting dielectric film.)

Adhesive layer 3 for when these semiconductor IC chips are laminated is made of such dielectric resins as silicon resin, epoxy resin or polyimide, or such conductive adhesives as silver paste or alloys such as gold-tin (Au-Sn) with wax. In using a wax material with the above to make

them adhere, one must first have formed a metalic layer of gold or the like on the underlying semiconductor IC chip's surface-protecting dielectric film. In structures that do the affixing with a conductive adhesive or a wax, it is advantageous to form a contact window in a desired location other than the edges of the surface-protecting dielectric film 9 of the next chip below, and to make an electrical connection in a vertical direction with a desired region of the upper chip through the above-noted conductive adhesive or wax material.

Also, in the separate application example represented in Figures 2(a) and (b) for a structure where semiconductor IC chips of the same size are stacked, each semiconductor IC chip's bonding pads, such as 2a, 2b, 2c and 2d of 1a, 1b, 1c and 1d are formed only along the edges where the said chips abut each other. Then, the same kinds of dielectric resin, conductive resin or wax are used as adhesive layer 3 when stacking the chips. (9 in the figure indicates the surface-protecting dielectric film.)

The semiconductor device of this application example has a structure placing the above multi-layered semiconductor IC chip within a semiconductor package. As shown in Figure 3's typical cross-sectional diagram, in this application example the multi-layered semiconductor IC chips on which the above-noted semiconductor IC chips la, lb, lc and ld are stacked sequentially on semiconductor package 4's chip stage 5 are affixed by an adhesive layer 3 of dielectric resin, conductive adhesive or wax material as noted above. Internal pads 6a, 6b or 6c of semiconductor package 4 formed by multiple layers with the desired bonding pads 2a, 2b and 2c (usually all bonding pads) of the above-noted chips are connected via wire 7, the external conductor, by the wire bonding method. (9 in the figure indicates the surface-protecting dielectric film).

In this application example the desired bonding pad 2d of said uppermost chip 1d and the desired bonding pad 2c of the chip 1c below it have a [word illegible] connected by outside connector 7'; and such outside conductor connections are made with a structure connecting the circuits formed on each chip to a common power source. Also, it is desirable that internal pads 6a, 6b and 6c of semiconductor package 4 in the said structure be formed with a height roughly equal to that of bonding pads 2a, 2b or 2c corresponding respectively to multi-layered semiconductor IC chips 1a, 1b and 1c.

Figure 4 is a cross-sectional diagram of one application example of this invention in a semiconductor device mounting

a multi-layered semiconductor IC chip in a semiconductor package with a face-down structure. In this application example, multi-layered semiconductor IC chips make the previously described stachs of semiconductor IC chips 1a, 1b and 1c having bump electrodes 8a, 8b and 8c of lead-tin (Pb-Sn) on bonding pads 2a, 2b and 2c. The said chips' upper surfaces are made to face downward, and wax sets them in place by above-noted bump electrodes 8a, 8b and 8c on internal pads 6a, 6b and 6c formed in multiple layers in semiconductor package 4. The structure is completed by electrically connecting said bump electrodes 8a, 8b and 8c via external conductors to the bonding pads of each layer's semiconductor IC chips 1a, 1b and 1c and to the internal wiring of the package. (9 in the figure indicates the surface-protecting dielectric film.)

In the said structure one must make the thickness of each layer's semiconductor IC chip roughly the same as the gaps between the internal wiring of the semiconductor package.

As explained above, in semiconductor devices having this invention's structure the semiconductor IC chips are fixed and stacked within semiconductor packages, so that enlargement of package dimensions can be greatly restrained and the circuit density (degree of integration) per package can be broadly increased. At the same time, because the bonding pads of each semiconductor IC chip and the internal wiring connecting to it have a structure that protrudes within the package, inspections can be done on the process functions and circuit functions for each chip when assembling the said multi-layered semiconductor ICs. So, improvements can be made in manufacturing throughput.

Also, because the structure of the internal pads of the semiconductor packages in this invention are made to correspond approximately to the structure of the multi-layered semiconductor IC chips' conductive pads, the above-noted chips' testing [? - word almost illegible] can readily be done.

In the structure of this invention's first application example, the bonding pad of each elements' integration layer protrudes, making it possible to use external conductors to connect the said chips' bonding pads, as described above. Consequently, in the multi-layered chips of semiconductor devices with the said structure it is not absolutely necessary to perfect the wiring function for a single chip, as one can form circuit functions across multiple chips.

Hence, with this invention, at the same time that one improves the manufacturing throughout of multi-layered

semiconductor IC's, one is able to miniaturize such electronic equipment as electronic computers and electronic communication equipment and give them larger capacity.

4. Simple Explanation of Figures

Figures 1 and 2 show two application examples of this invention's chip-stacking structure in multi-layered semiconductor ICs, with (a) being a diagram of its upper surface and (b) being a cross-sectional diagram at the A-A' arrows. Figures 3 and 4 are cross-sectional typical diagrams of the two application examples of the structure for mounting the structure into the package for this invention.

In the figures, la through ld are semiconductor IC chips which are the element-integrating layers; 2a through 2d are bonding pads, 3 is an adhesive, 4 is a semiconductor package, 5 is a chip stage, 6a through 6C are the package's internal pads, 7 and 7' are external conductors, 8a through 8c are bump electrodes, and 9 is a surface-protecting dielectric film.

Agent: Patent attorney Koshiro Matsuoka

(9 日本国特許庁 (JP)

①特許出願公開

②公開特許公報(A)

昭57—31166

①Int. Cl.³H 01 L 23/48 21/58 識別記号

庁内整理番号 6819-5F 6679-5F **③公開** 昭和57年(1982) 2月19日

発明の数 1 審査請求 未請求

(全 4 頁)

公半導体装置

· ②特 顯 昭55-105911

②出 顯 昭55(1980)7月31日

の発 明 者 桜井潤治

川崎市中原区上小田中1015番地

富士通株式会社内

の出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

19代 理 人 弁理士 松岡宏四郎

明 卍 曹

- 結明の名称
 半導体装置
- 2. 毎貯請求の範囲
- (1) 半導体電子が集積されてなる電子や砂磨が多層に検定され、各層に外部との調点パッドが設けられた多層半線体集積回路テップをパッケージ内に対入した半導体装置について、試パッケージ内の内部パッドが降原状に多層に設けられ、対応する層の前別込造パッドと内部パッドとが外部導体を介して基づされてなることを特徴とする半導体装飾。
- (2) 前配外部退体がポンディングワイヤーである ことを特徴とする特許請求のも曲部1項的数の 半導体装置。
- (3) 前記導通バッドの部分の形状と無能内部バッドの部分の形状とが相対応するよう形成され、 前記多版半導体製機回路テップをフェース・ダウン状態でかつ前記外部導体として転扱バッド を介して複続してなることを特徴とする特許語

- 水の竜曲第1項記載の半導体装置。

3. 発明の評細な説明

本務明は多層半の体集核原格チップを設けた半 導体装置の構造に関する。電子計を使収るいは各 権通信装置等の電子機器に於ては、半線体を建の 集装密度を同上。しめることが検討の小部化大客 量化を図る上で取めて重要なことである。

そして上記目的のために大坂張紫養原は(LSI) 等の半導体系接回路(IC)に於て、バッケージ 当りの果子等程度を向上せしめる投紙として。(1) 複数個のLSIチップを1[個]の半導体バッケージ内に列設する映造。(2)1しチップ]の食事に 半導体果子を形成する構造。(3)LSIチップを搭 収した半導体バッケージを耐み移ねるに為。(4) LSI上に形成した起業層上に半沸体的を形成し レーザ・アニールで変半導体層を単純晶化し。該 無列品半導体層にLSIを形成する制造(日料エ レクトロニクス2-18(1980)P82 番機) 等があるが。(1)~(3)の単遺に於ては増加引度が優 替に対する実装置度の大種な同上は期待できず。 又(4)の構造に対ては無限度及び英級密度は大幅に向上するが、各層の回路端子が表出しないので、 各層に形成されているLSIのプロセス機能や固 路機能を値々に検査することが出血であるという 関係があった。

本発明は上記問題点に最み、単独回路(IC) テァブを根離し、パッケージ寸法の拡大すること を毎力抑え且つパッケージ当りのICの発程度を 大幅に向上せしめ、更にICテップ毎のプロセス 機能及び回路機能を値々に測定することが可能な 構造を有する多層半導体条根個路テップをパッケージ内に封入してなる半導体接便を提供する。

即ち本発明は半導体素子が集積されてなる素子 集積層が多層に積層され、各層に外部との導通パ ッドが設けられた多層半導体集積回路ナップをパ ッケージ内に封入した半導体装置にかいて、飲パ ッケージ内の内部ペッドが階段状に多層に設けら れ、対応する層の前記導通のパッドと内部ペッド とが外部導体を介して接続されてなることを得像 とする。

・ド2a、2b、2c或るいは2dが形成されて ⇒り、各層ナップの大きさは、上層のチップを戦 せた際に下層ナップのポンディング・パッドが上 局ナップの周辺部(外側)に表出するように、上 値チップになるに従って順次小さく形成される。 (図中9は表面保護絶縁膜を表わす)

そしてこれら半導体ICナップを積層固着する 緊の接着層 3 はシリコン樹脂。エポキシ樹脂或る いはポリ・イミド等の絶縁性樹脂。銀ペースト等 の導電性接着剤或るいは金ー錫(AuーSn)等の合 全からなるろう材により形成される。たか上配の 中、ろう材を用いて接着を行う際には下層の半導 体ICナップの表面保護絶機膜9上に予め Au 等 からなるメチライズ層を形成してかる要があり、 又導電性接着剤或るいはろう材を用いて接着する 構造に於ては、下層ナップの表面保護絶機膜9に 於ける周級部以外の所望の場所にコンチクト窓を 形成し、敵配導電性接着剤或るいはろう材を介し で上層ナップの所望の領域と凝方向に電気的接続 を行う際に有利である。 **特開昭57-31166(2)**

以下本発明を第1因及び第2回に示すチャプ限 層標造に対ける二つの実施例の上面図(a)及びA-A/矢視断面図(b)。第3回及び第4回に示すバッ ケージへのチャプ実装単造にかける二つの実施例 の断面模式図を用いて詳細に説明する。

本実施例の多層半導体ICに使用する各案子集 被機としばの半導体ICチャブは、通常行われる 例えばMIS型ICの製造工程に従って、ゲート 体化展、ゲート電板、ソース・ドレイン側域、配 継等の形成が完了せしめられ、配無のための導強 用バッドであるポンディング・バッド部のみを強 して上面が構造機ガラス(PSG)等の表面保護 絶機度で表われてなっている。なか上記ポンディ ング・パッド部にはパンプ状電極が形成される場 合もある。

そして例えば第1回(a)及び(b)に示すような多層 半導体ICナップの積層構造に於ては、第1層の 半導体ICナップ1a、第2層のナップ1b、第 3層のナップ1c及び第4層のナップ1dの4(辺) に沿った角盤部に導通所望数のポンディング・パ

又第2回(a)及びか)は同じナ・ブ・サイズの半導体体ICナ・ブを被磨する際の構造を表わす別の一実施例で、この場合は各層半導体ICナ・ブ例えば1a、1b、1c及び1dのポンディング・パッド2a、2b、2c及び2dは放チ・ブに次ける関り合った2(辺)に沿り機器のみに形成される。そしてナ・ブを積着する際に用いる接着層3としては前配同機能最佳機関。導電性接着列或るいはろう材が使用される。(図中9は表面保護能量原を表わす)

本実施例の半導体装置は上記のような多層半導・体集機回路ナップを半導体パッケージ内に記数した構造を有してかり、その一実施例に於ては第3回の断面模式回に示すように、半導体パッケージ4のチップ・ステージ5上に前配のように半導体ICチップ1a,1b,1c及び1dが原次機層された多層半導体集機回路ナップが、前配同機能機性措施、導電性接着剤或るいはろう材等からなる接触層3により固着されてかり、上記ナップの所望のポンディング・パッド(通常は集てのポン

ディング・パッドである)2 a、2 b 及び2 c と 多層に形成された半導体ペッケージ4 の内部パッ ド 6 a、6 b 或るいは 6 c とがワイヤ・ポンディ ング等の万広により外部場体であるワイヤーでで 接続されている。(図中 9 は提面保護絶縁膜を要 わす)

そして本美福例に於ては最上層のナップ1dの所望のポンディング・パッド2dとその下層のナップ1cの所望のポンディング・パッド2cとはワイヤ・ポンディングにより外部場体で、で接続された誘演を有してかり、各ナップに形成された回路を共通の喧嘩に接続する際等にはこのような外部場体接続が行われる。なか該構造に於て半導体パッケージ4の内部パッド8a、6b及び6cはそれぞれ対応する多層半導体集後回路ナップ1a、1b及び1cのポンディング・パッド2a、2b或るいは2cと性怪等しい高さに形成されることが望ましい。

又第4回は多層半導体集積回除テップをフェース・ギウン構造で半導体パッケージに搭載する本

特開昭57-31166(3) 発覚の半導体装置に於ける一実施例の断面模式図 で、本実施例に於てはポンディング・ペッド 2 a, 2 b, 2 c部に始-蛙(Pb-Sa) 単田等からなる パンプ電揺8a,8b,8cを有する半導体I.C ナップ1a,1b,1cを前述のように状層形成 せしめた多層半導体系表回路テァブを。放テァブ の上面を下に向け、半導体ペッケージ4に多層に 形成された内部パッド6c。6b。6a上に,前 記パンプ電概8a,8b,8cによりろう療固定 し,故パンプ電極8a,8b,8cを外部導体と して介して各層半導体ICナップla.1b.1c のポンディング・ペッド部とペッケージの内部配 線とをそれぞれ充気的に技統した構造を有してい る。(団中9は表面保護趋漿痕を表わす) な⊅波得途に於ては各層の半導体ⅠCティブの厚

た⊅波構造に於ては各層の半導体ⅠCテップの厚 さと半導体パッケーツの内部配線の層間間隔は圧 団体しくする必要がある。

以上説明したように本発明の構造を有する半導 体装置に於ては、半導体パッケーツ内に半導体IC ナップが積層固定されてなっているので、メンタ

い内に半導作してチャブや鉄器田内されても

2013日末、パッケーツ法の拡大を係めて小さく 抑えながらパッケージ当りの回路密度(条数度) を大幅に向上せしめることができると何時に、各 半導体ICナップのポンディング・パッド部或る いはそれに接続する内部配線が個々にパッケージ 内に提出された構造を有するので、彼多層半導体 ICの銀み立てに顕してテップ毎にプロセス機能 及び国路機能を検出することができ製造歩値まり の向上が図れる。

さらに本発明の半導体装置のパッケージの内部 パッドの部分の構造が多層半導体集積回路ナップ の導通ペッドの部分の構造とほぼ対応するように 形成されているので前記ナップの実数が移動に行 なえる。

又本発明の第1の実施例の構造に於ては、各業 子集機関のポンディング・パッドが表出しており 動送のように異版チップのポンディング・パッド 間を外部導体で接続することが可能である。従っ て放構造の半導体装置の多層チップに於ては、多 ずしも一枚のチャブで回路機能を完成せしめる必要はなく、複数枚のチャブにまたがって回路機能を形成することができる。

従って本発明によれば多層半導体ICの製造多 智士りが向上すると同時に、電子計算複数るいは 電子通信製量等の電子機器の小型化。大容量化が 開わる

4. 図面の簡単な説明

第1回及び第2回は本発明の多層半導体集級回 路に於けるナップ機能構造の二つの実施例を示し (a)はその上面図。(b)はそのA - A / 矢視断面図で ある。又第3回及び第4回は本発明に於けるペッ ケーツへのナップ実装構造の二つの実施例の断面 模式図である。


図に於て1 a と 1 b と 1 c と 1 d は 業子 集 積 層 で ある 半 導 体 集 表 回路 テ・ブ・ 2 a と 2 b と 2 c と 2 d は ボンディング・ペッド。 3 は 張 看 振。 4 は 半 再 体 パッケージ。 5 は テップ・ステージ。 6 a と 6 b と 6 c は パッケージの内 部 パッド、 7 及 び 7′ は 外 郡 導 体、 8 a と 8 b と 8 c は パンプ 電 紙

神器四57- 31166(4)

9 は表面保護過級模を示す。

代理人 弁理士 松 岡 安田原伊藤

第 3 回



生 4 日

